חלופה לחוק מור? וואווי מציגה את חוק טאו לייצור ברמת 14Å עד 2031

וואווי (Huawei) חשפה אמש בכנס IEEE ISCAS 2026 בשנחאי עיקרון חדש לפיתוח שבבים, תחת השם Tau Scaling Law (“חוק הסקיילינג טאו”), שנועד להוות חלופה לחוק מור המסורתי.

העיקרון החדש מתמקד באופטימיזציה של מהירות האות במערכת במקום בהקטנה פיזית של הרכיבים, ולאפשר לחברה להציג פיתרון שקול לייצור ה-14Å (או 1.4nm) עד 2031.

He Tingbo, נשיאת חטיבת השבבים של וואווי, הציגה בנאום מפתח את חוק טאו (τ) החדש, המשנה את עיקרון הקטנת גודל הטרנזיסטורים בו מתמקד חוק מור, בעיקרון חדש: מיקוד בקיצור זמן העברת אות (Time Constant) בכל שכבות המערכת.

מחוק מור לחוק טאו

חוק מור שנקבע בשנת 1965 על ידי גורדון מור, ממייסדי חברת אינטל, הנחה את תעשיית השבבים במעל חמישה עשורים, כאשר הוא קובע כי מספר הטרנזיסטורים שניתן לדחוס בשבב צפוי להכפיל את עצמו בערך כל שנתיים. השיטה הסתמכה על הקטנה גיאומטרית של רכיבים ותהליכי ייצור מתקדמים כמו EUV.

וואווי, שנחסמה מגישה לציוד EUV בשל הסנקציות האמריקאיות, בחרה בנתיב שונה. לדברי He Tingbo בנאום בו הציגה את הכיוון החדש:

מרחב וזמן הם שני צדדים של אותו מטבע. אובדן ה-geometric scaling לא אומר אובדן ה-time scaling.

הרעיון עצמו פשוט, במקום להקטין את טרנזיסטורים עצמם ניתן לקבל את שיפור הביצועים על ידי קיצור הזמן שבו האות החשמלי עובר בין הרכיבים.

HUAWEI has presented the Tau (τ) Scaling Law, a new principle for guiding the future development of the semiconductor industry. By 2031, HUAWEI's high-end chips based on this law are expected to feature a transistor density that is equivalent to 14 Å (1.4 nm) processes.

— Huawei (@Huawei) May 25, 2026

ארכיטקטורת LogicFolding

היישום המרכזי של חוק טאו החדש צפוי להגיע באמצעות ארכיטקטורת LogicFolding שפיתחה החברה.

גישה זו מפצלת את המעגלים הדיגיטליים לשתי שכבות לוגיות מוערמות אנכית, המחוברות ביניהן בטכנולוגיית Hybrid Bonding עם מרווח של 1.5 מיקרון בין השכבות.

מבנה זה נועד לקצר דרמטית את נתיבי החיווט הפנימיים. אותות חשמליים שנדרשו קודם לכן לנוע למרחקים ארוכים במישור אופקי אחד, נעים כעת במרחק קצר אנכית, מה שמוריד את התנגדות וקיבול המערכת (RC) ומונע עיכובי אותות מיותרים.

ברמת המערכת הכוללת, הציגה החברה בנוסף את פרוטוקול UnifiedBus. מדובר בתשתית קישוריות אחידה המאפשרת מיעון זיכרון ברמה סמנטית, מה שמפחית משמעותית את השהיית הגישה לנתונים, במיוחד במערכי מחשוב גדולים המיועדים לבינה מלאכותית.

ביצועים

לדברי החברה, יישום ארכיטקטורת LogicFolding מציג שיפורים משמעותיים בהשוואה לשיטות הפיתוח המסורתיות, כאשר כל הנתונים הושגו תוך הסתמכות על תהליכי הייצור הזמינים לה כיום:

• צפיפות טרנזיסטורים: עלייה של 53.5% בצעד אחד (מ-155 מיליון טרנזיסטור לממ”ר ל-238 מיליון).
• יעילות אנרגטית: שיפור של 41% ביעילות של הליבות.
• תדר הפעלה: עלייה של כ-13% בתדר השעון המקסימלי.
• חיסכון בשטח: הפחתה של 30% באורך החיווט הפנימי וצמצום של 25% בשטח עץ השעון (Clock Tree).

מוצרים ולוח זמנים

שבבי ה-Kirin הבאים של החברה, אשר צפויים לצאת לשוק בסתיו 2026 ולהשתלב בסדרת מכשירי הדגל Huawei Mate 90, יהיו המעבדים המסחריים הראשונים שיעשו שימוש בארכיטקטורת LogicFolding החדשה, אם כי ברמה נמוכה בלבד בשלב הראשון.

בהמשך, החברה מתכננת להרחיב את המודל בהדרגה עד שנת 2030, ולשלבו בצורה מלאה גם במעבדי ה-Ascend המיועדים לשרתים ולמשימות בינה מלאכותית.

היעדים ארוכי הטווח של החברה מציגים שאיפה להגיע עד שנת 2031 לצפיפות טרנזיסטורים המקבילה לתהליכי ייצור מערביים של 14Å, לצד תדר ליבה של למעלה מ-5GHz.

חשוב להדגיש: נתוני הביצועים וההצהרות הטכנולוגיות במסגרת ההכרזה הוצגו על ידי החברה בלבד. הנתונים עדיין לא עברו אימות מקיף של גורמי צד שלישי או בדיקות ביצועים מול חומרה מתחרה של יצרניות אחרות בשוק, וייבחנו באופן מעשי רק עם השקתם של השבבים החדשים מאוחר יותר השנה.