מארוול מדגימה טכנולוגיית PCIe 8.0 SerDes בעבור AI

שער, טכנולוגיית PCIe 8.0 SerDes תמונה באמצעות Gemini

⭐ נקודות עיקריות

  • מארוול מציגה הדגמה ראשונה לתקן הקישוריות PCIe 8.0 המיועד לעומסי AI.
  • הטכנולוגיה פועלת בקצב העברת נתונים של 256GT/s ומיועדת להכפיל את רוחב הפס הקיים.
  • התקן יאפשר לענקיות הענן (Hyperscalers) לתכנן מראש ולמטב את הארכיטקטורה שלהן לקראת ההשקה הרשמית ב-2028.

מארוול (Marvell), העוסקת בפיתוח פתרונות שבבים לתשתיות דאטה, הציגה הדגמה חיה של טכנולוגיית PCIe 8.0 SerDes בתערוכת DesignCon 2026 שהתקיימה בקליפורניה.

ההדגמה הציגה פעולה בקצב של 256GT/s, במטרה לתת מענה לצורך הגובר ברוחב פס מסיבי במרכזי נתונים המעבדים עומסי בינה מלאכותית.

מאפיינים עיקריים

תקן ה-PCIe מחבר בין הרכיבים הקריטיים בשרתים: המעבד (CPU), המאיצים הגרפיים (GPUs), כרטיסי הרשת והאחסון.

ככל שמודלי ה-AI הופכים למורכבים יותר, הקישוריות הופכת לצוואר בקבוק פוטנציאלי.

ההדגמה של מארוול, בשיתוף פעולה עם חברת TE Connectivity, מאפשרת לענקיות הענן (Hyperscalers) להתחיל בתכנון האסטרטגי של הארכיטקטורה שלהן כבר עכשיו, כדי לנצל את יתרונות התקן ברגע שיושק.

אינפוגרפיקה, טכנולוגיית PCIe 8.0 SerDes
תמונה באמצעות Gemini

ביצועים ויכולות נוספות

החברה מציינת כי לצד המהירות, הפתרונות של מארוול – הכוללים את רכיבי ה-Alaska P PCIe 6.0 retimer וטכנולוגיות SerDes לדורות הבאים – מתמקדים בשלושה פרמטרים נוספים לתעשייה:

  • שיהוי (Latency) מינימלי המשפיע על תגובתיות של יישומי AI בזמן אמת.
  • יעילות אנרגטית המושגת באמצעות הפחתת צריכת החשמל של מערכות הקישוריות.
  • אמינות גבוהה עם שיעור שגיאות (BER) נמוך במיוחד בהעברת נתונים.

לדברי שי וואנג, סגן נשיא בכיר ומנהל חטיבת הקישוריות במארוול, הפיתוחים מאפשרים להייפרסקיילרים ולמפעילי דאטה סנטרים לענן למטב את הארכיטקטורה, הביצועים וההתרחבות שלהם, ומספקים להם את התמיכה הנדרשת כדי להיערך ליתרונות של התקן.

זמינות

תקן PCIe 8.0 צפוי להיות מושק באופן רשמי בשנת 2028, כאשר מטרת התקן היא להכפיל את רוחב הפס של תקן ה-PCIe 7.0, ולהגיע לביצועים של עד 1TB/s של תעבורה דו-כיוונית.

השוואת מפרטים